【笠原一輝のユビキタス情報局】Intelの半導体製造、技術的なリードは復活する？ – PC Watch

Intel Foundryのウェハ

　「私がIntelのCEOに就任してから、今後もIntelはファウンドリ事業を継続するのかと質問されてきた。私の答えは“イエス”だ」と、Intel Foundryのイベント「Direct Connect」において、今年(2025年)の3月にIntelのCEOに就任したリップ・ブー・タン氏は、同氏らしい穏やかな口調で、ファウンドリ事業を継続して行くことを強調した。

　この話には多くの伏線がある。事の始まりは昨年(2024年)の12月に、Intelの前CEOであったパット・ゲルシンガー氏の辞任という衝撃的なニュースに始まり、その要因がどうやらIntel Foundryを巡る巨額の投資に端を発したIntelの財務への悪影響だったことが分かってきて、アナリストなど外部の人々がIntelはファウンドリ事業をTSMCに売るべきだとか、分社化して上場すべきだとか、さまざまな噂が一人歩きする状況になっていたからだ。今回のタン氏の発言はそうしたうわさに終止符を打つものとなる。

　ただ、だからといってIntel Foundryが成功するということが保証されているわけではないのは当然だ。その成功の鍵を握るのが、今年の後半に大量生産が開始されることが予定されている「Intel 18A」。そのIntel 18Aが成功し、競合となるTSMCが同じように今年後半に提供開始する予定の2nmとの競争に勝ち抜けるのかが重要になってくる。

Intelの4代目CEOバレット氏がIntel Foundryの継続を求めた

昨年の12月にIntelのCEOを辞任したパット・ゲルシンガー氏(昨年のIntel Foundryのイベントで撮影)

　昨年の12月に発表された、Intelの前CEO、パット・ゲルシンガー氏が辞任したというニュースは半導体産業を駆けめぐった。ゲルシンガー氏と株主を代表する取締役会の間で、Intel Foundryを巡る投資を巡って路線対立があったことなどが報じられ、積極的な投資を主張するゲルシンガー氏と、分社化や売却などを検討すべきだとする取締役会のほかのメンバーの対立の末、ゲルシンガー氏が辞任に至ったと考えられるようになった。

　今回のIntel Foundryのイベントで、ゲルシンガー氏がCEOだった期間(2021年～2024年の4年間)に、Intel Foundryに投資した総額が900億ドル(日本円で約12.7兆円)であるということが明らかになった。

　内訳は工場の用地買収や建設などのコストが350億ドル、半導体製造装置へのコストが370億ドル、プロセスノードやパッケージ技術の開発コストが180億ドルとなっている。

　Intelの1年の売上(2024年)が531億ドルになるので、約1.7年分の売上をたった4年でつぎ込んだ計算になる。Intelの財務が以前の「超すごい」から「すごい」に変化しても何も不思議ではない。それがゲルシンガー氏と取締役会の意見の相違につながったとしても何も不思議ではないだろう。

　以前に比べれば悪くなった財務諸表を前に、株主の代理人である取締役会のメンバーが何かを言いたくなるのはすぐに理解できるだろう。では、なぜゲルシンガー氏は株主にそうした批判を受けるのを覚悟の上で巨額の投資を行なったのだろうか？

クレイグ・バレット氏(Intel CEO在任中、2005年CESにおける基調講演で撮影)

　その答えは、Intelの4代目CEOであったクレイグ・バレット氏が公開したステートメントを読めばすぐに分かる。バレット氏は2025年2月末に、Fotune誌に以下のような投稿を行なっている。

Intel is back—stop talking about breaking it up: Craig Barrett(インテルは復活する:クレイグ・バレット)

　この中でバレット氏は、ゲルシンガー氏を事実上解任したIntelの取締役会を暗に非難し、会社分割やファウンドリ事業の売却ではなく、ゲルシンガー氏が推進してきたIntel Foundryへの投資を続ける戦略の継続を求めている。

　さらにこの中でバレット氏は「半導体産業では最高の技術を持つ会社が勝利する。その観点では現在の勝者はTSMCだが、Intelがそれを逆転するのは不可能ではない」と述べ、Intelが最高のテクノロジー、つまりはプロセスノードやパッケージング技術などでTSMCを上回ることができれば、それが成功した曉には大きなリターンが予想されるので、Intelの取締役会に対して、ゲルシンガー氏の復活やさらなるIntel Foundryへの投資を続けることを求めたのである。

　バレット氏は、1998年～2005年までIntelのCEOを務めており、その後は会長、そして名誉会長としてIntelに関わってきた。そして、もともとバレット氏はIntelの保守本流である製造部門(現在Intelの製造部門は、Intel Foundryになっている)の出身者で、言ってみれば半導体の専門家の中の専門家だ。そのバレット氏がIntelの取締役会に「ダメだし」をしたことは、半導体産業の関係者の間で大きな話題になった。

ファウンドリでの経験が長いタンCEOの任命で答えたIntel取締役会

Intel CEO チップ・ブー・タン氏

　そうしたバレット氏による批判や、ファウンドリ部門の分離や売却などを求めるアナリスト……などさまざまな噂や臆測が渦巻く中で、Intelの取締役会は3月に新しいCEOを決定し、その発表を行なった。その新しいCEOこそが、リップ・ブー・タン氏だ。

　リップ・ブー・タン氏は、半導体メーカーでキャリアを積んだあと、2004年に半導体の物理設計など行なうデジタルツール「EDA(Electronic Design Automation)」ツールを提供するCadence Design Systems(以下Cadence)に参加し、2008年に暫定CEOになった後、2009年からCEOに昇格し、2021年までCadenceを率いて急成長させてきた。2021年にCadenceのCEOを退任して以降は、2022年にIntel取締役会のメンバーになり、2024年に退任している。

　そのキャリアを見て分かるようにタン氏は、EDAツール最大手のCadenceというファウンドリ事業には欠かせない企業の出身で、ファウンドリ事業に関わる多くの関係者にとって“見慣れた顔”だと言ってよい。実際に今回Intel Foundryが開催したイベントの基調講演には、Cadenceを含むEDAベンダーのCEOなどが多数登壇したが、いずれのCEOもタン氏とは顔見知りで親しげに話す様子を確認することができた。つまり、タン氏がファウンドリ業界で「内輪の人」と認識されているということだ。

　そうしたタン氏をIntelのCEOに任命したということは、Intelの取締役会がIntel Foundryのビジネスに投資を続けるという決断を下したという明確なメッセージだと多くの人が受け止められている。

　だったらなぜゲルシンガー氏を事実上の解任をする必要があったのかという疑問は残るが、Intelの取締役会が、Intel Foundryへの期待が、自分達が考えていたよりも高かったということを学習したのだと考えれば、いい方向に向かっていると考えることはできる。タン氏のCEOへの就任はそうしたことを象徴していると言えるだろう。

Intel Foundryの成功の鍵を握るのはIntel 18A

Intel 18Aでは裏面電源供給技術(PowerVia)やRibbonFETが他社に先駆けて導入される

　ただし、最大の問題はIntel 18Aの出来がとうかだ。というのも、バレット氏が言う通り「半導体産業では最高の技術を持つ会社が勝利」するのが半導体産業の常識だからだ。

　その観点で言えば、現在の勝者は明白にTSMCだ。逆転させるためには、Intel Foundryが今年後半に導入する製造技術(Intel 18A)が、現在の勝者であるTSMCが同時期に導入する次世代の製造技術(具体的にはTSMCの2nm)を上回っている必要がある。そうでないと、顧客の半導体メーカーはわざわざTSMCからIntel Foundryに移行するということを検討しないからだ。

予測可能な実行(つまりロードマップ通りの製品展開)を行なうことで顧客の信頼を勝ち取ることが重要

　かつ、それは1世代実現しただけではダメで、複数世代に渡ってスケジュール通りに実現しなければならない。今回Intelはイベント中に何度も「Predictability」(予測可能性)という言葉を使って、ロードマップをスケジュール通りに実現することをアピールした。よって、確実に提供を開始することが、顧客となる半導体メーカーが求めていることだと強調している。

　有り体に言えば、Intel Foundryの前身となるIntelの製造部門が10nm世代の導入で躓いたことは、別に秘密でも何でもなく、その結果としてIntel Foundryの最初の顧客であるIntel製品部門(IntelブランドのCPUやGPUなど)の競争力に影響が出たことは誰でも知っている事実だ。その記憶がまだ新しい以上、改善した姿勢を示していく必要がある。

ターゲットとなる性能の90～95%を既にリスク生産で実現しており、ターゲットに近づいている

　その意味で、今回のDirect Connectにおいて、リスク生産の結果を公表し、既に90～95%程度の性能を実現し、歩留まりも想定通りに上がってきて、今年の後半に大量生産を開始できる見通しと明らかにしたことは大きな意味がある。

Intel 上級副社長 兼 ファウンドリサービス事業本部長 ケビン・オバックレー氏

　Intel 上級副社長 兼 ファウンドリサービス事業本部長 ケビン・オバックレー氏は「我々はIntel 18Aが、競合他社のプロセスノードを上回るようなベストなプロセスノードだと考えている。というのも、裏面電源供給技術とRibbonFETという競合他社がこの世代では導入できていない新しい技術を導入しているからだ」と述べ、Intel 18AがTSMCやSamsungの2nmよりも高い性能(この場合の性能というのは、プロセスノードとしての電力あたりの性能とトランジスタの密度、PPAと呼ばれる)を発揮すると“信じている”と述べている。

チップの性能はIntel 3比較で電力当たりの性能は15%アップ、チップ密度(同じ面積に詰め込めるトランジスタ数)は1.3倍になる。歩留まりも25年第4四半期の本格生産に向けて歩留まりが上がってきている

　“信じている”というのは、TSMCにせよ、Samsungにせよ、まだ2nmベースの製品の出荷は始まっていないため。両社が公表している性能のターゲットなどを検討した結果、Intel 18Aがそれを上回っていることに自信をもっているということだ。Intel 18Aが、Intel 3と比較して電力当たりの性能では15%、チップ密度では1.3倍になっていると説明している。

　そして顧客が求めている予測可能性に関しても、既にリスク生産で歩留まりが上がってきていることを明らかにし、今年の後半に大量生産へ移行し、第4四半期には顧客による出荷が始まると説明している。

Panther Lake(1月のCESで撮影)

　この中には、Intel自身の製品であり次世代Core Ultraとなる「Panther Lake」も含まれている。Intelは、Core Ultraシリーズ2(Arrow Lake/Lunar Lake)で、CPUなどの製造を行なうプロセスノードとしてTSMC 3nmを選んだが、今回はIntel 18Aを選んだ。Intelの製品部門はIntel FoundryだろうがTSMCだろうが、自由にプロセスノードを選べる立場であるため、Intel 18Aを選んだというのはいい兆候だと言える。同じように今年の後半にはTSMCやSamsungの2nmが大量生産に入るとみられており、実際に市場の評価がどうなるのか、そこで評価が定まってくるだろう。

AMDのリサ・スー CEO(左)とTSMCのCC.ウェイCEO(右)(写真提供:AMD)

　もちろんTSMCやSamsungも止まっているわけではない。これから競争の激化に向かってさまざまな手を打ってくるだろう。4月中に製品部門でIntelと競合しているAMDが次世代EPYC(開発コードネーム:Venice)を、TSMCの2nmでテープアウト(最初のウェハのサンプルを製造した)したと発表したことは、TSMCにとってもIntel Foundryを意識しなければいけない状況の反映と考えることができる。

今後も継ぎ早に新しいプロセスノードを投入

IntelがDirect Connectで公開したプロセスノードロードマップ(写真提供:Intel)

　Intel 18Aの立ち上げに見通しができたことはIntel Foundryにとっては良いニュースだが、TSMCやSamsungにとっても、新しい競争軸の登場により、ロードマップを加速させ、競争力の強化に努めていくだろうことは想像に難しくない。

　Intel Foundryの側も、今回のDirect Connectで新しいロードマップを発表している。それはプロセスノード(前工程)だけでなく、パッケージング技術(後工程)の両方に関しての新しいロードマップを公開している。

Intel 18A-P

　プロセスノードに関しては、今年中に生産が始まるIntel 18Aの性能強化版としてIntel 18A-Pを、来年(2026年)にもリスク生産を行ない、既にテスト生産が始まっていることを明らかにしている。Intel 上席副社長 兼 ファウンドリ技術/製造 パッケージング/テスト担当 ナビード・シャヒアリ氏は「Panther Lakeの次世代製品は、Intel 18A-Pで製造される」と述べている。

Intel 18A-PT

　さらに2028年には、Intel 18A-PのTSV(貫通ビア)版となる「Intel 18A-PT」が登場する。このIntel 18A-PTは、貫通ビア(チップの中を貫通する穴が開けられているということ)が用意されていることで、Foverosのベースダイとしての利用が想定されている。

　Foverosの技術が活用されている現行製品となるCore Ultraシリーズ1(Meteor Lake)、Core Ultraシリーズ2(Arrow Lake、Lunar Lake)では、信号を通すだけのパッシブのダイがベースダイとして活用されているが、Intel 18A-PTではロジック回路を搭載したアクティブのダイとしてベースダイとして活用できる。

　たとえば、Intel 18A-PTをベースダイとしてCPUを搭載し、Intel 18Aの後継となるIntel 14Aを縦方向にスタックしてGPUを備えた構成のAIアクセラレータを構成する、そういう使い方が考えられるだろう。

Intel 14A、Intel 14A-E

　そして今回Intelが2027年にリスク生産を開始すると明らかにしたのが、Intel 18Aの後継となるIntel 14Aだ。このIntel 14Aは、TSMCが先日発表したばかりのA14(従来のTSMCの表記では1.4nmに相当するノード)に対抗するプロセスノードになる。

　これは、Intel 18Aで導入した裏面電源供給技術と、RibbonFETの第2世代に相当する技術を搭載。これらをより進化させて性能を向上させる。さらにリソグラフィの観点では、Intel 4世代で導入したEUVのさらに高性能版となるHigh NA EUVを導入するなどの強化を行ない、Intel 18Aと比較して電力あたりの性能では15～20%、チップ密度は1.3倍、電力削減効果は25～35%とかなり意欲的な性能向上を実現する。

　さらに、High NA EUVの導入に懸念を感じている顧客向けには従来と同じLow NA EUVを利用するオプションも提供する。

　また、Intel 14AのバリエーションとしてIntel 14A-Eも計画されており、Turbo Cellと呼ばれるRibbonFETの新しいセル構造を導入することで、周波数を引き上げて性能を向上させる計画だ。

　このように、Intel Foundryのロードマップはかなり意欲的で、これがきちんと実現されればという前提条件はつくが、顧客にとっては充分に魅力的な選択肢になり得るだろう。

先進パッケージではEMIB、Foverosのバリエーションを投入し、リードを拡大する計画

先進パッケージ技術のロードマップ、薄く表示されているのが既に提供済みのパッケージ、濃く表示されているのがこれから投入されるパッケージ

　Intelは同時に後工程になるパッケージング技術に関しても新しいロードマップを発表している。

　Intelは先進パッケージ技術として、サブ基板にブリッジを入れてチップレットを実現するEMIB(Embedded Multi-die Interconnect Bridge)と、3D方向にチップ積層を実現するFoverosの2つの先進パッケージを導入している。

　Intel製品で言えば、EMIBはXeon 6および第4世代/第5世代Xeon SPなどの近年のXeonに利用されており、FoverosはCore Ultraに利用された。製品のバリエーション展開が容易になるなど、さまざまなメリットをIntel製品部門にもたらしている。今後はこうした先進パッケージ技術が、ファウンドリ事業の顧客に公開されることになる。

　今回発表されたロードマップには、そのEMIBの拡張版となるEMIB-Tと、Foverosの拡張版となるFoveros-RとFoveros-B、さらには5μmというバンプピッチ(突起の幅)を実現したFoveros Directが新しく追加されている。なお従来のEMIBとFoverosはそうした新しいソリューションと区別するために、今後はそれぞれEMIB-M、Foveros-Sと呼ばれる。

　サブ基板の中に入るEMIBのブリッジチップを避けて電源の配線をしなければならないEMIB-Mに対し、EMIB-TはTSVを採用することで、電力を直接チップに供給できるようになる。電気特性などを改善して、複数のチップを接続することが可能になる。IntelはHBMやUCIeなどをチップレットで構成する時に有益だと説明している。

　一方Foveros-Rはコスト最適化版、つまりはFoverosのローコスト版という位置づけになる。Foveros-Bはチップの底面にほかのチップと接続するブリッジやVRを統合してデザイン上の自由度を向上させる。ブリッジが入り、ほかのチップと結合するという意味ではEMIBに近い技術となるが、EMIBがブリッジはサブ基板に統合されているのに対して、Foveros-Rではチップ下部にブリッジが実装されるため、同じような技術ではあるが用途が異なるものだとIntelは説明している。

「顧客の声を聞く」姿勢を明確に

　また、今回Intelはこうした先進パッケージ技術の提供を、前工程でIntel Foundryを使っていない顧客にも提供する。このため、TSMCで生産したチップをIntel Foundryの後工程に持ち込んで、EMIBやFoverosなどの先進パッケージ技術を利用して製品の組立を行なうことが可能になるということだ。

EMIBやFoverosを組み合わせることで、2D/3D方向のチップレット技術を駆使し、グラフィックスのようなAIアクセラレーターやGPUなどを構築することができると説明した

　Intel Foundryの事業本部長 オバックレー氏は「当初はそうしたことが必要だとは考えていなかった。しかし、顧客と話しているうちに、そうしたニーズが強いことが分かってきた。そのため、そうした後工程だけの顧客を受け入れる決断をした。ファウンドリ事業はサービス業であり、サービス業は顧客が求めることを提供するビジネスだ」と述べ、後工程を開放するのは、Intel Foundryが顧客の声に耳を傾ける「顧客ファースト」を社是にしているからだと説明した。

　今回、Intelは基調講演でも何度も「顧客ファースト」というキーワードを使い、顧客のビジネスを成功させることがファウンドリ事業だと強調した。こうしたことはIntel製造部門の時代にはなかった大きな変化と言え、そうした企業文化を変えることで、TSMCやSamsungといった強力な競合と戦って行く意図が透けて見えている。

　これはIntel Foundryを利用する顧客にとって望ましいことはもちろん、従来は2つしかなかった先進プロセスノードのファウンドリの選択肢が3つになったことを意味しており、半導体産業全体にとっても大きな意味がある変化だと言える。

　そうした観点で言うと、今回のイベントでIntel Foundryはかなり前進したことを示すことができた。特にIntel 18Aの歩留まりが予想通り上がり、既にターゲットとしている性能の90～95%を実現しているというのは、今年後半の本格的な大量生産に向けて順調に立ち上がっていることを示す。今後数年できちんとロードマップ通りにプロセスノードや先進パッケージなどを出し続けていけば、おのずと顧客の評価はついてきて、Intel Foundryの目標である「2030年までに、TSMCに次いで2位のファウンドリになる」ことを実現することが現実的になってくるだろう。